(54) MULTIPLE-CHIP PACKAGE

(11) 62-122258 (A) (43) 3.6.1987 (19) JE


(21) Appl. No. 60-261483 (22) 22.11.1985

(71) NEC CORP (72) SHOJI NAKAKITA(1)

(51) Int. Cl<sup>4</sup>. H01L23/52,H05K3/46

PURPOSE: To make it possible to perform highly reliable, high-density packaging, by directly connecting a ceramic multilayer substrate and an integrated circuit such as an IC or an LSI with a polyimide insulating layer and a vertical wiring.

such as an IC or an LSI with a polyimide insulating layer and a vertical wiring. CONSTITUTION: A ceramic multilayer substrate 1 is a miltilayer circuit substrate, which includes a power source system pattern 2 comprising tungsten. Input/output pins 3 comprising a kovar material and the like are attached with silver solder to the lower surface. A polyimide insulating layer 5, in which a signal system pattern 4 is included, is formed on the upper surface as a multilayer form. The pattern 4 is selectively plated with gold, and formed in the insulating layer 5 through necessary via holes in the multilayer shape. At the uppermost part of the insulating layer 5, a vertical wiring 6, which is connected to a pattern 4, is formed. Vertical wirings 8 are formed for a plurality of IC chips 7 so that the wirings 8 are connected to the wiring 6. A polyimide insulating layer 9 is formed beneath the IC chip 7 and contacted with the insulating layer 5. The insulating layer 5 and 9 are completely cured. The wirings 6 and 8 are bonded by thermal compression of gold-gold. Local pressure is not applied as shown in TAB connections. Since the contact is made with the surface of the insulating layer 9, there is no deformation or breakdown.



# ®日本国特許庁(JP)

① 特許出願公開

# ⑫公開特許公報(A)

昭62 - 122258

Mint Cl.4

證別記号

厅内整理番号

匈公開 昭和62年(1987)6月3日

H 01 L 23/52 H 05 K 3/46

6732-5F 7342-5F

審査請求 未請求 発明の数 1 (全3頁)

母発明の名称

マルチチツブパツケージ

创特 99 昭60-261483

頤 昭60(1985)11月22日 四出

北 母 明 者

昭

東京都港区芝5丁目33番1号 日本電気株式会社内

②発 明 者 木 光

東京都港区芝5丁目33番1号 日本電気株式会社内

日本電気株式会社 ①出 頭 人

東京都港区芝5丁目33番1号

②代 理 人

弁理士 芦 田 外2名 扭

1. 登明の名称

マルチチップパッケージ

# 2. 特許請求の 範囲

1. セラミック商基板と、該基板下面に接続す る入出力ピンと、前記基板上面に内部形成された 多層回路配線を有する第1のポリイミド絶録層と、 該第1のポリイミド絶縁層の最上部に形成した第 1の垂直配線と、前記第1のポリイミド絶録層を よび第1の垂直配線にそれぞれ接合した第2のポ リイミド絶縁層かよび第2の垂直配線を有する復 纹の集積回路とを含むことを特徴とするマルチチ ップペッケージ。

# 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明はコンピュータ接近あるいは電子交換装 \* 選帯にかいで用いられるICもしくはLSI 等集景 回路の実装に関し、特にマルチチップペッケージ の構造に関する。

## [ 従来の技術]

従来、この種のマルチチップパッケージではポ リイミド絶録を有するセラミック基板上にICを 突装接続する構造としてワイヤポンディングもし くは TAB ( Tape Automatic Bonding ) を利用する 方法がある(例えば「高性能災装のための調/ポ リイミド材料システム ( COPPER/ POLYIMIDE MATERIALS SYSTEM FOR HIGH PERFORMANCE PACKING ) | 0569-5503/84/0000-0073. 1984 IEEE )。 更には,ハンダ付け接続する癖 造がある(例えば「 高性能半導体実装のような疎 膜モジュール ( The Thin-Film Module as a High-Performance Semiconductor Package ) | IBM J.RES. DEVELOP. VOL 2 6 % 3 MAY 1 9 8 2 . ) . [発明が解決しようとする問題点]

上述した従来のワイヤーポンティングもしくは TAB 接続構造では、ICもしくはLSIチップの外 形寸法より外側へリード端子を出して接続するた で、心臓効果が低下しかつ熱圧溶もしくは超音数を利用するため表面のポリイミド絶談を変形数線し、母類性を低下するという欠点がある。またはもだけは提供機関では、接続パッドもしくは接続パンプの大きさを50 年以下にはできない。とのため高密度関接が不可能とたる欠点がある。

本語明の目的は、セラミック多層基板としても しくはLSI等の集積回路とをポリイミド絶談層か よび垂直配線によって直接接続することにより、 高信頼性、高密度実装を可能にするマルチチップ パッケージを提供することにある。

### [問題点を解決するための手段]

本発明によるマルチチップパッケージは、セラミック多層 選校と、該基板下面に接続する入出力ピンと、前記基板上面に内部形成された多層回路配線を有する第1のポリイミド絶線層と、該第1のポリイミド絶線層かよび第1の垂道配線にそれぞれ接合した第2のポリイミ

I C チップでに形成された垂直配線 8 と、ポリイミド地級局 5 に接着している I C チップでに形成されたポリイミド地級局 9 がある。

ここでICチップ 7 に形成された垂直配線がは 対対が立がらたり大きさは20~30 μロである。 またばりイミド地級層9 は接着する前はポリイミド地級層の中間設備(反キュアー状態)になっている。同様にセラミック多層を指し、 型の垂直配線6 も材質は全で大きさは20~30 μロであり、またポリイミド絶線層5の最上層は 接着する前の状態で反キュアーになっている。

ことで「Cチャプ7 側のポリイミド絶縁層9かよび垂直配級8とセラミック多層基板1 側のポリイミド絶縁層5かよび垂直配級6は圧力が2㎏/=²、型度が400℃,時間が1時間のNz 雰囲気で接合される。ポリイミド絶縁層5かよび9はそれぞれ完全にキュアーされ、かつ垂直配級6かよび8は全一全熱圧が接合される。ことで全一金熱圧がされるわけであるが、フィヤーボンディングや TAB 接続の級に同節的に生力がかからず、1 C.チャズ7

ド絶縁者かよび第2の垂直記線を有する改数の県 新国路とを有している。

#### [实施列]

本に本発明の実施例について図面を多感して説明する。

図は本発明によるマルチチップパッケージの一 実施例の構造を示した新面図である。

そしてとの垂直配線5に結合する様に複数の

のポリイミド絶録局9の面で当るため絶録局の変形や放課は無い。

# [発明の効果]

以上説明したように、本発明はセラミック多沼 語板上のポリイミド絶談かよび垂直配線と、「C チップ上のポリイミド絶談かよび垂直配線とを互 接接合することにより、50m以下の微少接続を 可能にし、実装密度を上げることができると同時 に、高信頼性のマルチチップパッケージを形成で きる効果がある。

#### 4. 図面の簡単な説明

図は本発明によるマルチチップパッケージの一 実施例の構造を示した新面図である。

1 … セラミック多層 並板 , 2 … 電源系パターン , 3 … 入出 カピン , 4 … 信号 系パターン , 5 , 9 … ポリイミド絶縁 層 , 6 , 8 … 垂直配線 , 7 … I C

代理人 (7782) 弁理士 池 田 憲 保

